עקבו אחרינו
09-9591010

קורסי מחשבים, לימודי מחשבים

spacer
Microsoft Desktop and Operating System
line
Microsoft Windows Server System
line
Microsoft SQL Server
line
Microsoft .NET 4.0
line
Microsoft .Net 3.5
line
Microsoft .NET 2.0
line
Software Engineering
line
MySQL
line
Real Time & Embedded
line
JAVA
line
Symantec
line
Information Security
line
CA
line
Check Point
line
Linux and Unix
line
Wind River
line
VMware
line
Citrix
line
EMC
line
Datacom and Telecom
line
Solaris
line
Web Technologies
line
Multimedia
line
Electronics and Engineering
line
Texas Instruments
line
Oracle
line
Microsoft Office
line
המיל- המרכז הישראלי לניהול
line
שיווק בהי-טק - MarkeTech
line
העשרה ומתודולוגיות למנהלים
line
ניהול פרויקטים
line
מסלולי הכשרה
 JTAG Technology and DFT Basics‎
מועד מיקום מפגשים שעות סוג
14/11/10 הרצליה 1 8 בוקר
spacer
לפרטים נוספים נא לפנות ל- 9591010 – 09
spacer
להורדת הסילבוס המלאsylabus_PDF טופס הרשמה register_course שלח לחבר mail_course גרסת הדפסה print_course   spacer
spacer
תקציר    
spacer

JTAG Technology and DFT Basics

קורס מספר 4890 – 8 שעות

אודות הקורס:

בדיקתיות (Testability) היא היכולת לייצר, להעריך ולבצע בדיקות במטרה לשפר את האיכות ולהקטין את משך הזמן עד לרווחיות. הבדיקתיות מכמתת את מידת הכוננות של תכנון למציאת פגמי ייצור או תקלות בשטח. מערכת הניתנת לבדיקה, פירושה כיסוי תקלות וגילוי תקלות טובים יותר, זמן בדיקה קצר יותר, איכות מוצר גבוהה יותר, זמן-הגעה-לשוק קצר יותר ועלויות מחזור חיים נמוכות יותר. טכנולוגיית Boundary-Scan היא הדרך העיקרית למימוש בדיקתיות במעגלי אלקטרוניקה.
מאז פרסום תקן ה- Boundry-Scan(JTAG) 1149.1IEEE ב-1990, אימצה תעשיית יצרני האלקטרוניקה בהתמדה את טכנולוגיה הזו. השימוש הגובר במארזי BGA ובמארזים קשים-לגישה אחרים, האיץ את אימוץ טכנולוגיית JTAG. יישומי צריבות תוך-מעגל ( OBP–On-Board Programming ) עם טכנולוגיית JTAG זוכים להתעניינות גוברת בימים אלה. תהליכי OBP מתייחסים בדרך כלל לצריבה (הן כתיבה והן קריאה) של רכיבי זיכרון Flash, הרכיבי CPLD, FPGA ו-E2PROM דרך רכיבי JTAG חיצוניים של אותו כרטיס. טכנולוגיה זו היא לכל הדעות המגמה השלטת בימים אלה.

תכני הקורס:

  • 1149.1 Boundary - Scan (JTAG)IEEE ארכיטקטורת
  • שיטות בדיקתיות Boundary-Scan ברמת כרטיס

 

  • Introduction
  • IEEE 1149.1 Device Architecture
  • Boundary-Scan Description Language
  • Boundary-Scan DFT Techniques at the Board Level
spacer
 
צור קשר או דבר איתנו ב- צ'אט אונליין!
שם:
טלפון:
מייל: